# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-287510

(43) Date of publication of application: 13.10.1992

(51)Int.CI.

H03K 3/037

(21)Application number: 03-052108

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:


18.03.1991

(72)Inventor: YAMANE ICHIRO

### (54) FLIP-FLOP CIRCUIT

### (57) Abstract:

PURPOSE: To test the circuit utilizing entirely asynchronous scanning independently of the kind and state of a clock signal. CONSTITUTION: A usual flip-flop 17 acts like a usual flipflop when an MD is zero and a scanning flip-flop 18 reaches the data load state. When the MD is '1', the scanning flip-flop 18 acts like a usual flip-flop and the usual flip-flop 17 reaches the data load state, then each clock is made independent. The test of the circuit by scanning is executed independently of the kind and state of a system clock signal.



#### LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平4-287510

(43)公問日 平成4年(1982)10月13日

(51) Int.Cl.		緣則配号	庁内整理番号	FJ	技術表示箇所
HOOK	3/02	E	7328-5 J		
	3/037	2	7328-5 J		

#### 審査請求 未請求 請求項の数3(全 7 頁)


(21) 出題番号	特膜平3-52105	(71)出原人 0000	)5821 包器産業株式会	<b>k</b> 4		
(22)出題日	平成3年(1991)3月18日		大阪府門真市大字門真1908番地			
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内			
		(74)代理人 弁理	土 小銀冷 明	(外2名)		

#### (54) 【発明の名称】 フリツブフロツブ回路

#### (57) 【巫約】

【目的】 クロックの種類, 状態に関係なく全く非両期 にスキャンによる回路のテストができるスキャンパスフ リップフロップ回路を設供する。

【榊成】 MDが0のとき、頭常用フリップフロップ17は通常のフリップフロップとして勢作し、スキャン用フリップフロップ18はデータロード状態となり、MDが1のとき、スキャン用フリップフロップ18は通常のフリップフロップとして動作し、通常用フリップフロップ17はデータロード状態となることによって、各々のクロックを独立させ、システムのクロックの種類、状態に関係なくスキャンによる回路のテストが突縮できる。



-51-

特別平4-287510

#### 【特許請求の範囲】

【謝泉項1】データロード圏のフリップフロップを複数 個用い、第1のフリップフロップのクロックが有効か第 2のフリップフロップのクロックが有効かの制御信号を持ち、上配第2のフリップフロップのクロックが有効なときは、上配第2のフリップフロップは通常通りフリップフロップはデータロード状態となり、上配第1のフリップフロップのクロックが有効なときは、上配第1のフリップフロップのクロックが有効なときは、上配第1のフリップフロップは通常通りフリップフロップとして動作し、上配第 2のフリップフロップはデータロード状態になることを特徴とするフリップフロップ回路。

7

【請求項2】データロード型のフリップフロップを1つ以上と、データロード型のラッチを用い、上記フリップフロップのクロックが有効か、上記ラッチのイネーブルが有効かの制御信号を持ち、上記ラッチのイネーブルが有効なときは上記ラッチは通常週リラッテとして動作し、上記フリップフロップはデータロード状態となり、上記フリップフロップのクロックが有効なときは上記フリップフロップであるときは上記フリップフロップは通常通りフリップフロップとして動作の、ラッテはデータロード状態になることを特徴とする請求項1記載のフリップフロップ回路。

【講求項3】データロード型のフリップフロップを1つ以上と、マルチプレクス国路を用い、上記フリップフロップのクロックが存効が、無効かの制御信号を持ち、上記フリップフロップのクロックが振荡なときは、上記マルチプレクス回路によって入力データがそのまま出力され、上記フリップフロップはデータロード状態となり、上記フリップフロップのクロックが有効なときは上記フリップフロップは通常置りフリップフロップとして動作 30 し、上記マルチプレクス回路により、上記フリップフロップの内容が出力されることを特徴とする請求項1記載のフリップフロップ回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はスキャンパス回路を構成するにあたり、スキャン用のクロックとシステム用のクロックを全く非同期に動作させることのできるスキャンパスフリップフロップ回路に関するものである。

[0002]

【従来の技術】近年、しSIの大規模化に伴い、内部の テストが複雑で困難となり、上配内部のテストを関索化 するために、スキャンパステストの手法が利用されるようになってきた。

【0003】以下、従来のスキャンパステストの手法とスキャンパスフリップフロップ回路について説明する。 【0004】図6は従来におけるスキャンパスフリップフロップ回路である。 温常のフリップフロップとして使用するときは、Dが入力、Qが出力、ckをクロックとして使用する。Sckを0にしておくと、ckが1のとき 50

ラッチ61はスルー状盤となり、ラッチ61の出力には 通常入力D(以下Dと略す)がそのまま出力される。-方、ラッチ62はフィードバックにより保持状態に保た れるため、前の状態が通常出力Q(以下Qと略す)に出 力される。ckが0になるとラッチ61は保持状態、ラ ッチ62はスルー状態となり、上記Dの値は保持された ままである。即ち、ckの立下りエッジでデータを保持 するフリップフロップとして動作する。スキャン周のフ リップフロップとして使用するときはSIが入力、SO が出力、Sckをクロックとして使用する。ckを0にし ておくと、Sckが1のとき、ラッチ61はスルー状態と なり、ラッチ61の出力にはスキャン用入力SI(以下 S1と略す) がそのまま出力される。一方、ラッチ62 はフィードバックにより、保持状態に保たれるため、前 の状態がスキャン用出力50(以下50と略す)に出力さ れる。ただし、SOとQは同じ出力化母である。 再びSc kが1になるとラッチ61は保持状態、ラッテ62はス

【0005】この回路を1つのモジュールとしてスキャンテスト回路を構成した何を図7に示す。71,72,73が上記モジュールFF。である(以下FF。と略す)。ck1~cknを0にし、耐御信号X、舶御信号Yを1とする。Scan OntにはFF。の出力が出力され、内部状態を観測する。ここでScan Clockを入力すると、立下りエッジでそれぞれのFF。はシフトされる。FF。にはFF、・・・の出力がシフトされ、Scan OntでFF。・・・の出力が観測できる。また、Scan Inからの入力はFF」にシフトされるため、内部状態を任意に被定することができる。従ってScanClockによってn回シフトを繰り返すことによって全てのFF。の状態を観測、任意に設定すると

ルー状態となり、上記SIの値はSOに保持されたままで

ある。即ちSckの立下りエッジでデータを保持するフリ

ップフロップとして動作する。

【0006】これは回路のテストを簡繁化する意味で非常に簡単にテストする手法として知られている。

[0007]

【発明が解決しようとする課題】しかしながら、上記従来の方法では、c kを全て0に保たねばならず、マイクロプロセッサ等においてはc kが通常どの状態であるかわからず応用範囲が限られていた。また、通常のフリップフロップに立上りエッジで保持するフリップフロップと立下りエッジで保持するフリップフロップが配在した場合使用できず、そのため、外部に余分な回路を設けねばならなかった。

【0008】本発明は上配従来の製題を解決するもので、ckの状態に全く関係なく、また、フリップフロップの延頼に関係なくスキャンによって回路をテストすることのできるスキャンパスフリップフロップ回路を提供することを目的としている。

[0009]

-52-

3

【課題を保狭するための手段】この目的を達成するため に本発明のスキャンパスフリップフロップ回路は複数の データロード型フリップフロップを持ち、おのおのが独 立して動作し、一方のフリップフロップが通常動作をし ている間、他方のフリップフロップはデータロード状態 にすることによって、阿方のフリップフロップの出力を 等価にするスキャンパスフリップフロップ回路を構成す

[0010]

【作用】この回路によって、複数のフリップフロップが 10 全く独立し、かつ出力は常に等値に保たれるため、それぞれのフリップフロップは全く処方のクロックを意識せず非同期なクロック入力を集現でき、また、クロックが 0 で保持されても1 で保持されていても全く関係なくスキャンによる回路のテストを実施することができる。

[0011]

【実施例】以下、本発明の一実施例について図面を参照 しながら説明する。

【0012】図1は本発明の第1の一実施例におけるスキャンパスフリップフロップ回路であり、11,12は 【0013】

**[**\$1]

š

【0014】が0のときYにAが、

(0015)

. 【外2】

S

【0016】が1のときYにBが出力されるマルチプレクサであり13,14はSが1のときYにAが、Sが0のときYにBが出力されるマルチプレクサであり、15 30は開資信号が1のときに出力されるトライスチートパッファ、16は開資信号が0のときに出力されるトライスデートパッファである。

【0017】MDが0のとき通常用フリップフロップ17は、マルチプレクサ11、12がAを出力とするため、Dを入力、ckをクロック、Qを出力としたクロックの立下りエッジでデータを保持するフリップフロップとして動作する(以下、保持状態と略す)・一方、スキャン用フリップフロップ18はマルチプレクサ13、14がBを出力とするため、常にQのデータが読み込まが、、SOに出力される(以下、ロード状態と略す)。従って、通常用フリップフロップ17はスキャン用フリップフロップ18を全く無視して普通のフリップフロップとして扱うことができる。

【0018】ここで、MDを1にすると、通常用フリップフロップ17はマルテプレクサ11、12がBを出力とするため、常にS0の値を読み込む〈以下、ロード状態と略す〉。一方、スキャン用フリップフロップ18はマルテプレクサ13、14がAを出力とするため、S1を入力、Sckをクロック、S0を出力としたクロックの50

立下りエッジでデータを保持するフリップフロップとして動作する(以下、保持状態と略す)。MDの変化時において、QとSOは常に等しいため、変化時におけるQ及びSOデータはそのまま保持される。

【0019】図2は通常用フリップフロップ17を立下 りエッジでデータを保持するものに置きかえたものであ る。動作は上記図1の例と同様である。

【0020】ここで、ckとSckは位相が逆であるがこの回路であれば、ckとSckは全く独立して非同期であるため、錆わない。

【0021】図5に、実際に応用した一実施例を示す。 FF1::, FP1::は図1で示したスキャンパスフリップフロップ回路、FF2::は図2で示したスキャンパスフリップロップ回路である。

【0022】Modeが0のとき、FF111, FF214, FF121はそれぞれ独立しているため、全く単体のフリップフロップとして動作し、全く違った種類のクロックを使用することができる。即ち、Clock1、Clock2、Sckは全く非同期であって構わない。

「0028」とこでModeを1にすると、スキャン用フリップフロップはロード状態から保持状態へと移行する。 また、週常用フリップフロップは保持状態からロード状態へと移行する。ここでデータは保持されたままで変化することはない。

【0024】この時、Scan OutにはFF11:の出力が 観測できる。ここでScan CIRを入れると、それぞれのス キャンパスフリップフロップはシフトし、Scan Outには FF2:の出力が観測でき、FF11:2にはScan Iuより 任意のデータが設定できる。これを3回繰り返すことに よって、すべてのフリップフロップの出力を観測、任意 に設定することができる。

【0025】 再び、Modeを0にするとスキャン用フリッププロップは保持状態からロード状態へ、通常用フリップフロップはロード状態から保持状態へと移行し、最初の通常用フリップフロップが動作する状態へと戻る。このとき、それぞれのフリップフロップは上記スキャン用フリップフロップによって任意に設定された値が残り、この値をつかってテストを統けることができる。

【0026】図3は、第2の一実施領で、ラッチ回路に応用した何である。MDが0のとき、マルチブレクサ12はAを出力とするため、選常用ラッチ20はDを入力、Eをイネーブル、Qを出力としたイネーブルが1のときデータを通過させるラッチとして動作する。スキャン用フリップフロップ18は第1の実施例と同様である。

【0027】MDが1のとき、スキャン用フリップフロップ18は保持状態、貨幣用ラッチ20はロード状態となり、遺幣用ラッチ20の状態に関係なくスキャンによる回路のテストを実施することができる。

【0028】図4は、第3の一実施例で、通常のパッフ

-53-

(4)

特開平4-287510

5

ァに応用した例である。MDが0のとき、マルチプレク サ12はAを出力とするため、資常用パッファ21はD を入力、Qを出力としたパッファとして動作する。スキャン用フリップフロップ18は第1の実施例と同様である。

【0029】MDが1のときスキャン用フリップフロップ18は保持状態、通常用パッファ21はS0の値が出力され、パッファのそれぞれの内容を観測できる。 【0030】

【発明の効果】以上のように本発明は複数のフリップフ 10 ロップを複数用い、スキャン用フリップフロップが有効であるか、 通常用フリップフロップが有効であるかの顔 御信号を持ち、一方が通常通りフリップフロップとして 助作する時、他方は常にロード状態にすることによって、システムのクロックの状態を全く気にゼザ共阿退な フリップフロップをスキャンによってテストすることが できる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例のスキャンパスフリップフロップ回路のブロック図

【図2】本発明の一実施例のスキャンパスフリップフロ

ップ回路のブロック図

【図3】本発明の一実施例のスキャンパスラッチ回路の プロック図

【図4】 本発明の一実施例のスキャンパスパッファ回路 のブロック図

【図 5】 本発明の一実施例における応用回路のプロック 図

【図6】従来のスキャンパスフリップフロップ回路のプロック図

【図?】従来の応用回路のブロック図 【符号の説明】

11, 12, 13, 14 マルチプレクサ

15, 16 トライステートパッファ

17.19 遺幣用フリップフロップ

18 スキャン用フリップフロップ

20 遺常用ラッチ


21 通常用パッファ

23.24,25 スキャンパスフリップフロップ回路

61.62 ラッチ


20 71, 72, 73 スキャンパスフリップフロップ回路


【图1】



-54-


(5) 特別平4-287510






(6)


特開平4-287510






**—56**—

特別平4-287510



(7)



[图?]